工具箱 活动 做种: 0 下载: 0|分享率(上传量/下载量): 2951.772 上传量: 77.22 TB 下载量: 26.78 GB 积分: 1516742.61 消息(0) 细语 客户端|RSS
返回顶部
本站定于2020年11月26日24:00关站,请大家提前下载收藏自己所需的资料。有缘再见!

种子信息

[Xilinx_Vivado][2019.1][All_OS][EN][zip]

[ 不计下载量 ]

选择操作: 种子下载 | 加入收藏 | | ( 编辑种子 )
文件名: ZiJingBT.Xilinx_Vivado_SDK_2019.1_0524_1430.torrent
种子名称: Xilinx_Vivado_SDK_2019.1_0524_1430.zip
信息: 大小: 21.39 GB | 文件数: 1 | Info Hash: a49f435e81d6ff0c7f2cafc8a658e9ffe0ae2a44
类别: 软件 | Minaduki (广大站友) 上传于 2019-07-19 19:13:29
活跃度: 做种(3)/下载(0) | 完成下载 (29) (最近一次活动时间 2020-11-24 11:19:11 / 种子活动时间 2020-11-24 11:19:11)
字幕:
license.zip: license.zip (Minaduki) [编辑]
上传字幕:
便笺:
内容简介: 由官方tar.gz文件解压后重新打包而来,压缩包内已包含破解文件,请在安装进程结束后导入即可

应同学要求,已经将license文件单独传到了附件里,方便直接下载。

现已通过 Vivado® Design Suite HLx 2019.1 版提供

量产器件
 航天级 Kintex UltraScale:- XQRKU060
 XA Kintex-7:- XA7K160T
 Virtex UltraScale+ HBM(-3 速度级):- XCVU31P、XCVU33P、XCVU35P、XCVU37P


Vivado
 基于命令行的 Web 安装程序
 增强的 VHDL2008 综合构造支持
 第三方电路板的集成型 GitHub 下载
 拥塞指标、改进的 QOR 建议,以及一般性 SSI QOR 改进
 增强的调试功能:IBERT GTM、RF 分析仪、HBM 监控器及总线图查看


IP 子系统/内核
 最新 50G RS-FEC(544、514):用于 5G 无线应用的最新 FEC (2x26G) NRZ,在添加外部 bitmux 芯片 时,可实现 PAM-4 应用
 集成型 UltraScale/UltraScale+ 100G 以太网子系统:全新可选 AXI 数据总线接口支持基于标准的接口
 10G/25G 以太网子系统、40G/50G 以太网子系统、集成型 UltraScale/UltraScale+ 100G 以太网子系统、USXGMII、1G/10G/25G 以太网交换子系统:通过基于所选特性创建统计逻辑,实现尺寸优化的统计计数器
 视频与影像 IP:视频处理内核新增对 8K30 分辨率的支持,视频混频器增加 16 层混合,而帧缓冲器则新增对 12 和 16bpc 的支持
 SmartConnect:提高了面积效率、特别适合小型配置和 AXILite 端点
 AXI Bram 控制器:改善了单拍事务处理的性能。可配置的读取时延,适用于紧密的时间间隔。


了解有关最新版本的更多详情,并在 Vivado — 有何新页面上查看过去的版本说明。
如欲了解提高生产力的最新趋势,请查看Vivado 专家博客。

Vivado设计套件,是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具把各类可编程技术结合在一起,能够扩展多达1 亿个等效ASIC 门的设计。

专注于集成的组件——为了解决集成的瓶颈问题,Vivado 设计套件采用了用于快速综合和验证C 语言算法IP 的ESL 设计,实现重用的标准算法和RTL IP 封装技术,标准IP 封装和各类系统构建模块的系统集成,模块和系统验证的仿真速度提高了3 倍,与此同时,硬件协仿真性能提升了100倍。
专注于实现的组件——为了解决实现的瓶颈,Vivado工具采用层次化器件编辑器和布局规划器、速度提升了3 至15 倍,且为SystemVerilog 提供了业界最好支持的逻辑综合工具、速度提升4 倍且确定性更高的布局布线引擎,以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外,增量式流程能让工程变更通知单(ECO) 的任何修改只需对设计的一小部分进行重新实现就能快速处理,同时确保性能不受影响。最后,Vivado 工具通过利用最新共享的可扩展数据模型,能够估算设计流程各个阶段的功耗、时序和占用面积,从而达到预先分析,进而优化自动化时钟门等集成功能。
image
image
image

感谢者: 葛荣存, 霁月琅晴, 冰墨魂, s0001k, juneth
(已有 5 人表达了感谢)

种子内容

文件 大小
Xilinx_Vivado_SDK_2019.1_0524_1430.zip 21.39 GB

评论页

评论

评论 #130779 由 justintimberlake (总版主 “听不来课”) 于 2019-07-17 12:36:15 发表 [回复] [引用] 1 楼
有图吗,补图之后就能过了
评论 #130807 由 justintimberlake (总版主 “听不来课”) 于 2019-07-19 19:13:26 发表 [回复] [引用] 2 楼
到时候记得补图,这次就先过了
评论 #130815 由 Brilliantan (广大站友) 于 2019-07-19 19:30:28 发表 [回复] [引用] 3 楼
通吃所有的版本,有史以来期限最长功能最多的_Vivado_的license文件
评论 #130846 由 Minaduki (广大站友) 于 2019-07-22 19:05:03 发表 [回复] [引用] 4 楼
------ 回复: justintimberlake(#130807) ------
周末回家沉迷NGNL0去了,已补图,谢谢大佬。
评论 #132730 由 njulsls (广大站友) 于 2019-11-05 20:02:33 发表 [回复] [引用] 5 楼
好好好

发表评论