种子信息
[Xilinx_Vivado][Xilinx_Vivado][2016.4][EN][.tar.gz]
[ 不计下载量 ]
| 选择操作: |
种子下载 | 加入收藏 | 分享到细语 |
|---|
| 文件名: |
ZiJingBT.Xilinx_Vivado_SDK_2016.4_0124_1.tar.gz.torrent |
|---|
| 种子名称: |
Xilinx_Vivado_SDK_2016.4_0124_1.tar.gz |
|---|
| 信息: |
大小:
20.59 GB | 文件数:
1 | Info Hash:
16ae9a2bcce54c4de7845ac1a72f8f48ceb4f40c |
|---|
| 类别: |
软件 | 由 因崔 (广大站友) 上传于 2017-09-07 15:27:59 |
|---|
| 活跃度: |
做种(0)/下载(0) | 完成下载 (27) (最近一次活动时间 2020-11-12 22:28:58 / 种子活动时间 2018-10-31 21:05:42) |
|---|
| 上传字幕: |
|
|---|
| 便笺: |
|
|---|
| 内容简介: |
Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。
专注于集成的组件——为了解决集成的瓶颈问题，Vivado 设计套件采用了用于快速综合和验证C 语言算法IP 的ESL 设计，实现重用的标准算法和RTL IP 封装技术，标准IP 封装和各类系统构建模块的系统集成，模块和系统验证的仿真速度提高了3 倍，与此同时，硬件协仿真性能提升了100倍。
专注于实现的组件——为了解决实现的瓶颈，Vivado工具采用层次化器件编辑器和布局规划器、速度提升了3 至15 倍，且为SystemVerilog 提供了业界最好支持的逻辑综合工具、速度提升4 倍且确定性更高的布局布线引擎，以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单(ECO) 的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。最后，Vivado 工具通过利用最新共享的可扩展数据模型，能够估算设计流程各个阶段的功耗、时序和占用面积，从而达到预先分析，进而优化自动化时钟门等集成功能。
 |
|---|
| 感谢者: |
葛荣存, 逐梦少年, justintimberlake, 荧惑, Hsinchu, WfcacS, 冰墨魂, zyad86, xuanzi, 许黎之, 张扬
|
|---|
|
(0)
|RSS
发表评论